Une université chinoise a mis au point un outil de conception de puces 3D adapté à l'architecture LogicFolding de Huawei, revendiquant des gains de performance et de gestion thermique.
Une université chinoise a développé un outil de conception de puces 3D adapté à l'architecture LogicFolding de Huawei, rapporte Tom’s Hardware, ajoutant une première brique logicielle à un cadre de conception de puces que Huawei venait de présenter publiquement.
Le rapport indique que l'annonce est intervenue deux jours après que Huawei a présenté LogicFolding et sa Tau Scaling Law à l'ISCAS 2026. Ce timing place l'outil universitaire près de la dernière annonce d'architecture de Huawei, bien que les documents disponibles ne permettent pas de déterminer l'avancement du développement de l'outil ni s'il est prêt pour un usage en production.
L'outil rapporté est centré sur la conception de puces 3D, une approche décrite dans le matériel source comme offrant une performance supérieure et une meilleure gestion thermique. Ces affirmations sont importantes parce que toute nouvelle architecture de puce dépend non seulement du concept de conception sous-jacent, mais aussi des outils que les ingénieurs peuvent utiliser pour la mettre en œuvre.
Pour l'instant, l'information publique reste limitée. Le rapport disponible ne fournit pas suffisamment de détails pour évaluer de façon indépendante les capacités techniques de l'outil, l'ampleur de l'implication de Huawei ou les preuves soutenant les revendications de performance et de gestion thermique.
Le prochain point à surveiller est de savoir si une documentation technique plus complète suivra la présentation de Huawei à l'ISCAS 2026 et l'annonce rapportée de l'outil par l'université.
Commentaires (0)